ic设计流程工具

(Synopsys Prime Time)6、形式验证是验证范畴，它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的DL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先DL描述的电路功能。(形式验证工具有Synopsys的Formality)从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路Backend design flow后端设计流程：1、DFTDesign ForTest,可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT,有些书上有详细介绍，对照图片就好理解一点。(DFT工具Synopsys的DFT Compiler)2、布局规划(F1oorP1an)布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM,I/0引脚等等。布局规划能直接影响芯片最终的面积。（工具为Synopsys的Astro)3、CTS