ECO技术在SoC芯片设计中的应用-王巍

cic中国集成电路China Integrated Circult设计添加或是重新连线工作，非功能改变通常更易达到此在时序收敛时，会有少许反复，且效率不高。虽然设计收敛。下文对设计中用到的时序以及串扰等非最终也会修好时序，但需要消耗大量的时间。功能EC0进行了讨论分析。ICExplorer直接使用PT输出的数据进行分析，换句话说，其分析结果只会是同一个网表在不同条2基于工具的ECO技术运用件，不同模式下的所有时序的汇总。修复时序的时候，一定保证所有的VMw都不会产生新的违背。因目前大部分用于布局布线(place&route)的物此这是一种真正的MCM分析。理设计工具都集成有EC0分析设计功能，例如TimingExplorer的方案设计简易流程图2如图Synopsys公司的ICCompiler工具就集成有ECO的所示。工具栏并提供详细的ECO脚本命令。对于CadanceTimingNetlist.公司的EDI设计平台，无论是在place阶段还是Graph DataTimingLibsLEF/DEFfrom sign-offSPEFASDEoptimize阶段，其都提供了用于ECO的脚本命令以STASDC及工具栏选项。另外，上述两家公司还分别推出了能解决复杂功能ECO的工具ECO Compiler以及TimingExplorerCon formal ECO等。Place ECORouting ECO华大九天ICExplorer平台的Timing Explorer工具就是一个高效的，基于物理位置(Physical Aware)分析的，多角多模(Multi Corner Multi Mode,文中简PT ECO Script,Implementation:ECO Seript,称MCM,而不同的模式不同的Comer组成一种分Incremental SDFPhysical Changes析环境，被称为View)时序收敛辅助工具，兼顾芯片图2基于Ti mi ngExpl orer的时序ECO流程物理实现的MCM时序分析、诊断、调试及优化工具，具备良好的place ECO以及routing ECO能力，可以看到，TimingExplorer是专注于提供MCM能够提供准确、高效的优化策略，实现快速时序收时序ECO的解决方案，而对于设计中需要进行的其敛。他功能与非功能性的EC0工作，设计者则可以通过利用TimingExplorer,读入Synopsys公司其他设计工具进行解决。PrimeTime分析的时序结果，可以高效的分析出违背路径修复所需要做的步骤，并生成自动布局布线工3时序优化EC0具能够识别的ECO脚本。由于采用MCMM模式分析，可以保证修复路径在所有模式和所有条件下都EDA工具在进行时序分析时一般先将设计的可以满足要求，且对其他路径时序没有影响。而物时钟网络进行打散，然后按照起点与终点的不同分理位置的分析，可以减少元件摆放位置对时序的影为不同的时序路径。时序路径的起点要求为时序器响。件（如触发器）的时钟端口(clock pin)或者设计的虽然对于无论是Synopsys还是Cadence,他们输入端口(input port).:终点则要求为时序器件的数都认为他们的APR内嵌时序收敛工具都是MCM据输入端口(data input pin)或是设计的输出端口分析的，但往往都是在某个View下分析时序并进行(output port)。根据起点与终点的两两组合，时序路修复后，再去其他View看时序是否受到影响。有时径也相应的分为四种，如下图3所示。候这种修改，可能导致其他Mew下的时序违背，因建立(setup)与保持(hold)时间的检查是基于21994-2btp:meremo Journal Electronic Publishing House.All rights reserved.20127(总第158期)35http